《科创板日报》7月6日讯（记者 黄心怡） 据知情人士透露，韬定律华为计划于今年秋季发布的华为或Mate 90系列智能手机，将搭载基于“韬定律”（Tao Law）研发的系列新款麒麟芯片。

韬定律核心：以时间换空间，秋季突破物理极限

华为于今年5月正式发布了指导半导体产业发展的登场新原则——韬(τ)定律。该理论旨在通过系统性降低时间常数τ，次芯利用逻辑折叠（Logic Folding）等创新技术，用上持续压缩芯片内部的韬定律信号传播时延。这一举措旨在突破传统摩尔定律的华为或物理瓶颈，通过提升晶体管密度，系列推动半导体与电子系统的秋季持续演进。

中国科学院科技论文预发布平台ChinaXiv显示，登场华为技术有限公司董事、次芯半导体业务部总裁何庭波于7月3日发布了《面向多层级电子系统的用上时间缩微理论》（韬定律）V2版本。新版论文在原有理论框架基础上，韬定律补充了大量工程落地细节、实测量化数据及明确的产品演进路线，进一步完善了以时间常数τ为核心的后摩尔时代缩放理论体系。

性能跃升：麒麟2026芯片数据曝光

根据论文披露的详细数据，相较于2025年的麒麟9030 Pro基线，即将在2026年秋季面世的麒麟2026芯片采用了LogicFolding双层逻辑折叠技术，实现了显著的性能突破：

• 晶体管密度大幅提升：从155 MTr/mm²增至238 MTr/mm²，增幅约53.5%。这一提升幅度在传统工艺下通常需要三年的几何微缩才能实现。
• 主频与能效优化：在1.1V供电电压下，主频提升13%至3.1GHz；SRAM工作频率提升超过40%。
• 布线与延迟改善：时钟缓冲器数量减少超过50%，时钟偏移降低25%，线长缩短约30%。

《科创板日报》确认，华为Mate 90系列将采用这款新麒麟芯片，即论文中提及的麒麟2026。

未来路线图：从局部折叠到全面多层级集成

何庭波在最新论文中指出，未来十年间，逻辑折叠技术将从局部的关键路径折叠，演进为全面的、多层级的折叠。每个封装内将集成三层、四层乃至更多的有源层。

这一演进主要得益于两项关键技术的突破：
1. 低温混合键合技术：放宽了各层之间的热预算限制。
2. 硅通孔（TSV）技术优化：着陆点从顶层金属逐步下移至M6层，此举可释放超过30%的高层布线资源。

演进预测：
* 2026-2035年：晶体管密度预计将向400 MTr/mm²及更高水平迈进。
* CPU频率：逻辑折叠将大幅提升CPU核心频率，为迈向4GHz及更高频率铺平道路，且该路线图具备切实可行的经济可行性。
* 2030年：AI芯片昇腾990预计将把LogicFolding引入AI加速器类别。
* 2035年：硬件集成度预计增加超过100倍，τ的缩减将分布在堆栈的每一层，而非仅集中在器件层面。

挑战与应对：热管理是关键

论文强调，热管理仍是LogicFolding架构中的关键挑战。为此，华为采取了热感知分区和布局规划策略：
* 在设计阶段有意识地避免折叠高功耗电路。
* 从结构上防止高功耗子系统的空间相邻，以优化散热效率。

行业背景：韬定律成为破局关键

近年来，主导半导体产业半个多世纪的摩尔定律正面临严峻的物理极限和经济效益双重挑战。随着晶体管几何微缩放缓及成本红利消退，如何跨越传统工艺路径局限，满足指数级攀升的计算性能需求，成为全球半导体行业的共同难题。

多位业内人士指出，在光刻机制约导致先进工艺难以突破的背景下，韬(τ)定律通过构建贯穿器件、电路、芯片到系统层面的多层级体系，从底层到顶层优化信号传输和处理时间，从而提升芯片性能与能效，因此受到业界高度关注。

据何庭波此前透露，基于韬(τ)定律，华为已设计并量产了381款芯片，广泛服务于移动、AI、汽车、工业和基础设施市场。

“前方的路线图要求很高，但方向是明确的。”何庭波表示，将τ缩放描述为一个已完成的系统具有误导性，目前仍面临工具链和方法论、晶圆间工艺变化、垂直互连开销等实质性问题待解。

（科创板日报记者 黄心怡）